Umfang:
1 Online-Ressource (IX, 391S.)
ISBN:
9783642693946
,
9783540129134
Serie:
Informatik-Fachberichte 78
Anmerkung:
Al1e fehlertoleranten Systeme erfordern den Einsatz redundanter Hardwarekom ponenten. Solche Systeme bestehen aus zwei oder mehreren autonomen Verarbeitungs einheiten mit Processoren, Speichern und peripheren Geraten. Fehlertolerante Systeme werden unterschieden, o inwieweit die redundante Hardware im Normalbetrieb zusatzliche Rechenleistung erbringt o und wieviel Wissen beim Programmieren erforderlich ist, um fehlertolerante Pro gramme zu schreiben. Mittlerweile haben sich zwei Methoden herauskristallisiert, die einen fehlertole ranten Systembetrieb ermoglichen: 1m hardwareorientierten Ansatz (Hot-stand-by) arbeiten zwei Verarbeitungseinheiten vollig synchron. Fallt eine Einheit aus, kann die andere das Programm ohne Unter brechung fortsetzen. Die zusatzliche Hardware bringt im Normalfall aber keine zu satzliche Rechenleistung (siehe /IEEE 78/, /DIEH 81/, /MAY 82/). Beim softwareorientierten Verfahren legt das Betriebssystem eine inaktive Pro grammkopie in einer zweiten Verarbeitungseinheit abo Die Kopie wird derart mit Informationen versorgt, daB sie bei einem Ausfall der ersten Einheit deren Aufgabe nach einer kurzen Rekonstruktion fortfUhren kann. 1m Gegensatz zum hardwareorien tierten Ansatz kann die duplizierte Hardware im Normalbetrieb fUr die Abarbeitung von weiteren aktiven Programmen benutzt werden (siehe /BART 81/, /BORG 83/). Multicluster-Architektur und Multiprocessor-Architektur des Clusters 1m System DELTA wird das softwareorientierte Verfahren implementiert. Die autono men Verarbeitungseinheiten werden hier Cluster genannt (siehe Abb. 1). Zwei oder mehrere solcher Cluster werden Uber einen Hochgeschwindigkeits-Bus (max. Obertra gungsrate 16 MB/sec je Bus) zu einem fehlertoleranten Informationssystem verbunden (siehe Abb. 2). Jeder Cluster besteht aus mehreren dedizierten Processoren, die auf Mikro processoren der Familie MC68000 von Motorola basieren (siehe /MOTO 83/)
Sprache:
Deutsch
Schlagwort(e):
Fehlertoleranz
;
Mehrprozessorsystem
;
Computerarchitektur
;
Konferenzschrift
DOI:
10.1007/978-3-642-69394-6
