KOBV Portal

Hits per page

hit 1 - 1 | 1 hit

Select All Export

Online Resource

Verilog : Modellbildung für Synthese und Verifikation (2009)

Hoppe, Bernhard, ; Hoppe, Bernhard, [contributor.]

Berlin ; : Oldenbourg Wissenschaftsverlag,

add to watchlist on the watchlist

Details

UID:

almahu_9949244194602882

Format: 1 online resource (289 p.)

ISBN: 9783486595079 , 9783110637212

Series Statement: Grundlagen der Elektro- und Informationstechnik

Content: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt.

Note: Mode of access: Internet via World Wide Web. , In German.

In: DGBA Physical Sciences 2000 - 2014, De Gruyter, 9783110637212

In: eBook-Paket OWV Elektrotechn., Masch.bau, Ing.Wiss. 2005-12, De Gruyter, 9783110346770

Additional Edition: ISBN 9783486580044

Language: German

Subjects: Computer Science

RVK:

ST 250

DOI: 10.1524/9783486595079

URL: https://doi.org/10.1524/9783486595079

URL: https://www.degruyter.com/isbn/9783486595079

URL: Cover